

PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

60-010780

(43)Dat of publication of application: 19.01.1985

(51)Int.CI.

H01L 29/78

(21)Application number : 58-119277

(22)Date of filing:

30.06.1983

(71)Applicant : FUJITSU LTD

(72)Inventor: SHIRATO TAKEHIDE

INABA TORU


SHIRAI KAZUNARI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To form a short channel MIS transistor, which has d sired threshold voltage, and withstand voltage between a source and a drain thereof is high, extremely easily by combining the ion implantation of high acceleration energy and the ion implantation of low acceleration energy.

CONSTITUTION: A mask is formed on the surface of a P- type silicon substrate 11 and a P type impurity is deposited, field oxide films 12 and P+ type channel- cut regions 13 in the lower sections of the oxide films are formed, and the mask is removed and gate oxide films 14 are shaped through slight thermal oxidation. On structure (a), the mask (a Mi mask) with a window slightly wider than a gate section is formed on the gate oxide film 14, and a first impurity introducing region 18 and a second impurity introducing region 19 are formed. A Mi mask is unnecessitated in structure (b). Gate electrode materials are applied, gate electrodes 15 are shaped through the patterning of the gate electrode materials, an N type impurity is introduced through ion implantation while using the gate electrodes 15 as masks, and N+ type source and drain regions 16, 17 are formed through annealing treatment.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭60—10780

⑤Int. Cl.⁴
H 01 L 29/78

識別記号

庁内整理番号 7377-5F ❸公開 昭和60年(1985)1月19日

発明の数 1 審査請求 未請求

(全 5 頁)

〇半導体装置の製造方法

②特

顧 昭58-119277

20出

質 昭58(1983)6月30日

勿発 明 者 白土猛英

川崎市中原区上小田中1015番地

富士通株式会社内

仰発 明 者 稲葉透

川崎市中原区上小田中1015番地 富士通株式会社内

⑫発 明 者 白井一成

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明 翻 事

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

一導電型半導体基板上にMISトランジスタを 形成するに際して、イオン注入法を用いて少なく ともゲート電極が記設される領域度下の半導体基 板に、該半導体基板と同導電視を有し且つソース ドレイン領域よりも深い第1の不純物導入領域を 形成し、該第1の不純物導入領域の表面近傍にイ オン注入法を用いて関値電圧を所望の値にするよ うな第2の不純物導入領域を形成する工程を有す ることを特徴とする半導体委員の製造方法。

- 3. 発明の詳細な説明
 - (a) 発明の技術分野

本発明は半導体装置の製造方法に係り、特化ソース、ドレイン間の耐圧劣化を防止したショートチャネルMIS型(以下では代券的なMOS型で脱明する)選界効果トランジスタの製造方法に関する。

(b) 従来技術と問題点

従来MOSトランジスタを形成する際には、低不純物濃度の半導体基板を用い、該半導体基板と 同導電型の不純物をその表面近傍にイオン注入することによって最低ゲート電圧(関値電圧)を創 御する方法が多く採用される。

第1図はこれを不純物器度プロファイルで示したもので、同図中し、はシリコン半導体基板表面、し、は該基板面上の二酸化シリコン(SiO。)膜の表面を示し、Cは不純物濃度分布曲線である。そしてし、はグラフの縦軸を兼ねており且つ不純物選度を表わしており、横軸は表面からの架さを表わしている。一般にこの閾値制御のための不純物イオン打込みの加速電圧は、不純物最度分布曲線CのピークRpが基板表面面下つまりチャネルが形成される部分にくるように潜定され、そして該ビーク値が閾値電圧を所望の値にする機度になるように不純物の打込み量が選択される。

第2図はかかる処理を受けたMOSトランジスタを示し、1はシリコン半導体基板、2は基板表

面のフィールド酸化膜、3はゲート酸化膜、4はゲート酸低、5,6はソース・ドレイン倒域、7はチャネル・カット領域、そして8が上記イオン注入化より形成された、基板と同導電型で且つ不純物濃度が調整された(高くされた)領域で、チャネルが形成される領域である。各部の導電型は基板がP型ならば図示の通りである。なお+・ーは濃度の大小を示すが、例えば8は基板より濃度が高いなど相対的なものである。

1/

チャネル長が比較的大きい、即ち数値例で言えばp型20(Ω~cm)基板を使用しチャネル長が3(μm)以上である場合は、従来方法でトランジスタを形成してもソース。ドレイン間でパンチスルーを起す(接合耐圧が劣化する)という問題は考えなくてよいが、これよりショートチャネルになるとこの問題が無視できなくなって来る。

そとでショートチャネルのMOSトランジスタに於ては、この問題を除去するために従来、高不納物機度基板を使用する、あるいは基板と同導電型の不純物の高温ランニングにより形成されたウ

- 3 -

を用いて少なくともゲート電極が配設される領域 直下の半導体基板に、紋半導体基板と同導電型を 有し且つソース。ドレイン領域よりも繰い第1の 不純物導入領域を形成し、紋鳴1の不純物導入領域の表面近傍にイオン注人法を用いて協値電圧を 所望の値にするような第2の不純物導入領域を形 成する工程を有するととを特徴とする。

(e) 発明の実施例

以下本発明を、第3図に示す本発明の一実施例に於ける系故の不純物機度プロファイル図、第4図に示す本発明の他の一実施例に於ける基板の不純物機度プロファイル図、第5図に示す本発明の方法を用いて形成したMOSトランジスタの一構造例の模式断面図(イ)及び他の一構造例の模式断面図(ロ)を用いて説明する。

本発明は低不純物農展基板を使用し、基板と向 導電型不純物を高加速エネルギーでイオン注入す ることにより、少なくともグート電極直下部の基 板にソース・ドレイン領域より深い基板より高濃 度の第1の不純物導入領域を形成し、これによっ エル領域を使用する等の方法が用いられている。
しかし前者の高不純物濃度基板を用いる方法に於
ては、眩茫板に形成される総てのMOSトランジ
スタのソース、ドレイン接合容量が増大し、動作
速度が超くなる等の問題を生じる。又後者は基板
には低不純物濃度の基板を用い、ショートチャネ
ルMOSトランジスタが形成される部分の不純物
濃度を選択的に不純物の熱拡散により高めるもの
であるが、熱拡散(高温ランニンク)には1200
(で)などの高温を要し炉の寿命が短かくなる(炉
のもちが懸くなる)という問題を生じていた。

(c) 発明の目的

本発明は、上記問題点に鑑み、低い接合容量で しかもパンチスルーの防止がなされ、且つ所望の 岐値電圧を有するショートチャネルMOSトラン ジスタを、余分な高温拡散処理を行わずに容易に 製造する方法を提供するものである。

(d) 発明の構成

即ち本発明は一導電型半導体蒸板上にMISトランジスタを製造する方法に於て、イオン注入法

- 4 -

てパンチスルー現象によるソース。ドレイン開酎 圧の劣化を防止し、次いで少なくともゲート電極 直下部の残极要面近傍へ低加速エネルギーで第2 の不純物をイオン注入することにより、前者との 総和として要面近傍の不純物優度を制御し、これ によって関値電圧を自由に制御するものである。

第1の実施例は、高加速エネルギーによる第1のイオン注入を行った後、茘板の製面近傍領域に 低加速エネルギーで行う第2のイオン注入に、第 1のイオン注入と同導電型の不納物を使用し、前 配第1のイオン注入によって与えられる茘板を用し、前 近傍の第1導電型不納物優度を更に高め、これに よって所型の閾値電圧を得る場合で、第3図はこ の場合の茘板の不納物優度プロファイルを示に ものである。同図に於てC」は上配第1のイオン 注入による茘板と同導電型不純物の澱度分布曲線 で、該曲線C」のピークRP」は図示のように茘板 で、該曲線C」のピークRP」は図示のように茘板 で、は上ののようにがで、 まり、 により、 で、まり、 によった所で、 はのである。 による茘板と同導電型不純物の のである。 のでないか。 ないで、 はいて、 はいて、 ないで、 はいて、 はいで、 はいて、 はいな、 はいて、 はいて、 はいて、 はいな、 はいて、 はいないな、 はいないないな、 はいな

特葡昭GD-10780(3)

レイン領域の底部より裸い所にあるようにする。 又C。は第2のイオン注入による蒸板と同導観型 不純物の融度分布曲線で、該曲線C。のビークR p。は図示のように基板表面L。近傍のチャネル が形成される領域にあるようにする。又C。は上 記第1、第2のイオン注入の総和によって形成さ れた一導電型不純物の濃度曲線で、関値電圧は該 曲線C。の蒸板表面L。近傍の一導電型不純物繰 度Aによって央められる。(図中L。は基板面上 のSiOs膜面を示す)

第2の実施例は基板と同導電型の不納物を用い 高加速エネルギーによる第1のイオン注入を行っ た後、基板の表面近傍領域に低加速エネルギーで 行う第2のイオン注入に、第1のイオン注入と逆 の導電型の不純物を使用し、第1のイオン注入に よって与えられる基板表面近傍の第1導電型不純 物の一部を該逆導電型不純物でコンペンセートす ることにより該領域の一導電型不純物機度を低め これによって所望の閾値電圧を得る場合で、第4 図はこの場合の基板の不純物機度プロファイルを

- 7--

近傍に形成された第2の p 型領域を示す。即ち第5図(イ)に示す構造に於ては第1のイオン注入による第1の p 型領域18がゲート電価15 直下のチャネル部及びその周囲のみに形成され、第5図(ロ)に示す構造に於ては活性領域つまりトランジスタを形成する領域全体に形成される。従ってソース、ドレインの接合容量を減少せしめ動作速度を向上せしめるうえでは第5図(イ)の構造の方が有利である。

次に第5図(イ)及び(ロ)を参照して製造工程の概略を述べると、p つ型シリコン基板 1 1 表面にマスク(図示せず)を形成してチャネル・カット領域 1 3 形成のための p 型 不 来 ル・カット 酸化膜 1 2 及びその下部の p ヤ 型 チャネル・カット 酸似 1 3 を形成し、マスクを除いて 軽く熱酸化して グート酸化膜 1 4 を形成し、(イ)の構造の場合 胶ゲート酸化膜 1 4 上にゲート部よりや 1 5 広いを を持つマスク(Miマスクと称す、図示せず)を 形成し p 型不純物例えばほう楽(B+) を 用いる

示したものである。何図に於てで、は第1のイオン注入によって削配実施例而様の深さにピークRP、を持つように形成された一導電型不純物の機度分布曲線で、dは第2のイオン注入により著板表面L。近傍にピークRPdを持つように形成された逆導電型不純物の機度分布曲線、Cdは上配第1.第2のイオン注入の総和(との場合コンペンセート)によって形成された一導電型不純物の酸で、阈値電圧は該曲線でdの著板表面L。近傍の一導電型不純物機関Bによって決められる。(図中L。は基板面上のSiO。線面を示す)

第 5 図(イ)及び(ロ)は本発明の方法を用いて形成したMのSトランジスタの異なる構造例を示したもので、これらの図に施て11はp - 型シリコン基板、12はフィールド酸化厂、13はp+型チャネル・カット領域、14はゲート酸化膜、15はゲート酸板、16,17はn+型ソース、ドレイン領域、18は第1のイオン注入によりメース、ドレイン領域より深く形成された第1のp型領域、19は第2のイオン注入により基板姿面

- 8 -

第1のイオン注入を行い第1の不純物導入領域18 を形成し、次いでp型不納物B+ 又はひ業(As+) りん (P+) 等のn 型不納物を用いる第2のイオ ン注入を行い第2の不納物導入個域19を形成す る。ととで(ロ)の構造に於ては上記Miマスク は不要である。しかし集積回路の場合は同一基板 上の他のトランジスタがショートチャネルでなく、 不納物導入領域18及び19が不要の場合は当該 トランジスタの活性領域をマスクする必要がある ので、かかる意味での粗精度のイオン注入マスク は用いる。不純物導入領域18及び19を形成し たならは次いでゲート電極材料の被着、そのパタ ーンニングによるゲート電板15の形成、該ゲー ト電極15をマズクにして例えばイオン注入によ り n 型不純物 (例えば A s+) を導入し、アニー ル処理を施してn+ 型ソース, ドレイン領域16, 17を形成する。なお該アニール処理により前配 第1の不純物導入領域及び第2不純物導入領域は 活性化され第1のp型領域18及び第2のp型領 城19となる。

特牌時60-10780(4)

上記製造工程に於ける一数値例を挙げると、携 根濃度 6.5×10 '' [atm/cd] を用い、ドー メ豊 5×10 '' [atm/cd] 、注入エネルギー 60 [KeV] で研案 (B+) のイオン注入を行 って第1の p 型領域 1 8を形成し、更にドーズ費 1.5×10'' [atm/cd] 、加速エネルギ 3 0 [KeV]でB+ のイオン注入を行って第2の p 型領域 1 9を形成し、ソース、ドレインの架さ0.3 [Am]、チャネル段 2 0 [Am]、ゲート酸化 膜 1 4 の厚さ 3 5 0 [Å]に於て、閾値 電圧は0.65 [V]、ソース、ドレイン間耐圧は 1 5 [V]で ある。

(f) 発明の効果

以上説明したように本発明によれば、高加速エネルギーのイオン注入と低加速エネルギーのイオン注入と低加速エネルギーのイオン注入の組合せにより、パンチスルーを起す半導体基板内部の不純物濃度と、閾値電圧を決める半導体基板表面近傍の不純物濃度を自由に側御することができる。又上記イオン注入領域の活性化はソース、ドレイン領域形成時の熱処理により同時

- 11 -

C d は 第 1 、 第 2 の イオン 注入の 総 和 に よって 形 成 された 漫 度 分 布 曲 線 、 1 1 は p ー 型 ン リコン 基 板 、 1 4 は ゲート酸 化 膜 、 1 5 は ゲート 電 極 、 1 6 。 1 7 は n + 型 ソース 、 ドレイン 領域 、 1 8 は 第 1 の p 型 領域 、 1 9 は 第 2 の p 型 領域 を 示 す 。

代理人 弁理士 松 两 宏四如空浴迹

になされるので余分な髙温熱処理を裂しない。

従って本発明によれば、極めて容易に、所望の 関値電圧を有し且つソース。トレイン間虧圧の高 いショートチャネルMISトランジスタが形成で きる。


なお本発明はnチャネルMISトランジスタに 限らず、pチャネルMISトランジスタにも適用 される。

4. 図面の簡単な説明

第1図は従来法による閾値電圧調整説明用の不純物酸度プロファイル図、第2図は第1図の方法で作られたMOSトランジスタの構造を示す断面図、第3図及び第4図は本発明の方法の異なる映施例に於けるイオン打込み説明用の不純物酸度プロファイル図、第5図(イ)及(ロ)は本発明の方法を用いて形成したMOSトランジスタの異なる構造例を示する模式断面図である。

図に於て、L,は基板の祭面、L。は基板面上 に形成された薄い酸化膜の衆面、C,、C。,d はイオン注入された不純物の濃度分布曲線、Co,

- 12 -



字 2 回

